This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Method for forming a metal-oxide-semiconductor transistor

Patent Number:

US6277699

Publication date:

2001-08-21

Inventor(s):

CHEN COMING (TW); CHOU JIH-WEN (TW); YEH WEN-KUAN (TW)

Applicant(s):

UNITED MICROELECTRONICS CORP (US)

Requested Patent:

TW381309

Application Number: US19980187140 19981106

Priority Number(s):

US19980187140 19981106; TW19980115645 19980919

IPC Classification:

H01L21/335

EC Classification:

H01L21/336C, H01L21/265A2B, H01L21/28E2B20, H01L29/78F4

Equivalents:

Abstract

A method for forming a MOS transistor is provided. A gate oxide layer, a polysilicon layer, a barrier layer and a conductive layer are sequentially formed on a provided substrate. A photolithography and etching process is carried out to remove a portion of the conductive layer and a portion of the barrier layer until exposing the polysilicon layer. An ion implantation is performed to form lightly doped regions in the substrate using the remaining conductive layer and the remaining barrier layer as a mask. A spacer is formed on the side-wall of the conductive layer and on the side-wall of the barrier layer. The polysilicon layer and the gate oxide layer, which are in positions other than those of the remaining conductive layer and the spacer, are removed. The remaining conductive layer and the remaining polysilicon layer constitute a gate with an inversed, T-shaped cross-section. Source/drain regions comprising the lightly doped regions are formed in the substrate by ion implantation using the gate structure as a mask

Data supplied from the esp@cenet database - I2

中華民國專利公報資料庫 - 專利公報全文

本資料僅供參考,所有資訊以經濟部智慧財產局專利公報為準。

(C) COPYRIGHT 2003 APIPA 39 91104389

專利公告號: 381309 專利公告日期: 20000201 專利申請案號: 87115645 專利申請日期: 19980919 公告卷數: 027 公告期數: 004

專利權類別: 發明 專利權證書號: 000000 專利名稱: 閘極的製造方法 國際專利分類: H01L21/335

發明人名稱 (地址): 陳進來 (桃園縣楊梅鎭光裕南街二一五號)

發明人名稱 (地址): 葉文冠 (新竹縣竹北市華興一街四十三巷十二號)

發明人名稱(地址): 周志文(新竹市光復路一段三七六巷一五六弄十號六樓)

申請人名稱(地址): 聯華電子股份有限公司(新竹科學工業園區新竹市力行二路三號)

專利代理人: 詹銘文申請專利範圍:

1.一種閘極的製造方法,包括下列步驟:

提供一基底;

依序形成一閘極氧化層、一多晶矽層、一阻障層與一導電層於該基底上;

定義並去除部分該導電層與該阻障層,至暴露出該多晶矽層爲止;

在該基底上形成一輕摻雜汲極區;

在該導電層與該阻障層側壁形成一間隙壁;

去除暴露出來之該多晶矽層與該閘極氧化層,至暴露出基底爲止;以及

在暴露出來之該基底中形成一源極/汲極區。

- 2.如申請專利範圍第1項所述之製造方法,其中該多晶矽層之厚度約為300~1000A。
- 3.如申請專利範圍第1項所述之製造方法,其中該導電層之厚度約爲200~500A。
- 4.如申請專利範圍第1項所述之製造方法,其中該導電層具有低阻值。
- 5.如申請專利範圍第4項所述之製造方法,其中該導電層之材質包括鎢。
- 6.如申請專利範圍第1項所述之製造方法,其中該阻障層之材質包括氮化鈦。
- 7.如申請專利範圍第1項所述之製造方法,其中該間隙壁之材質包括氮化矽、二氧化 矽與氮氧化矽其中之一。
- 8.如申請專利範圍第1項所述之製造方法,其中該輕摻雜汲極區與該源極/汲極區具有相同的電性,與該基底之電性則相反。
- 9.如申請專利範圍第8項所述之製造方法,其中該輕摻雜汲極區之濃度低於該源極/汲極區。
- 10.一種閘極之製造方法,包括下列步驟:

提供一基底;

依序形成一閘極氧化層、一多晶矽層、一阻障層與一導電層於該基底上;

定義並去除部分該導電層與該阻障層,至暴露出該多晶矽層爲止;

進行一第一離子植入步驟,在該基底上形成一輕摻雜汲極區;

在該導電層與該阻障層側壁形成一間隙壁;

去除暴露出來之該多晶矽層與該閘極氧化層,至暴露出基底爲止,其中剩餘之該多

晶矽層與該阻障層以及該導電層組成具倒T字型之一閘極電極;以及

進行一第二離子植入步驟,在該閘極電極兩側之該基底中形成一源極/汲極區。

- 11.如申請專利範圍第10項所述之製造方法,其中該多晶矽層之厚度約爲300~1000A。
- 12.如申請專利範圍第10項所述之製造方法,其中該導電層之厚度約爲200~500A。
- 13.如申請專利範圍第10項所述之製造方法,其中該導電層具有低阻値。
- 14.如申請專利範圍第13項所述之製造方法,其中該導電層之材質包括鎢。
- 15.如申請專利範圍第10項所述之製造方法,其中該阻障層之材質包括氮化鈦。
- 16.如申請專利範圍第10項所述之製造方法,其中該間隙壁之材質包括氮化矽、二氧化矽與氮氧化矽其中之一。
- 17.如申請專利範圍第10項所述之製造方法,其中該第一離子植入步驟與該第二離子植入步驟植入之離子具有相同的電性,與該基底之電性則相反。 圖式簡單說明:
- 第一圖繪示習知一種金氧半電晶體的剖面圖;以及
- 第二圖A至第二圖F繪示依照本發明一較佳實施例的具有倒T字型的閘極之製造流程圖。

專利相關圖形檔: [附圖 1] [附圖 2] 專利相關公告: 資料庫中無相關雜文...

開始連線時間:14:50:30 斷線時間:14:50:30 連線時間:1秒

資料庫簽入

輸入查詢條件

查詢結果統計

查詢結果瀏覽

專利公報全文

本系統使用 Apipa Patent Search Engine 1.1版

資料來源:智慧財產局

專案執行:APIPA

本資料僅供參考,所有資訊以經濟部智慧財產局專利公報爲準。

(C) COPYRIGHT 1998 APIPA

中華民國專利公報資料庫 - 專利相關圖形檔

本資料僅供參考,所有資訊以經濟部智慧財產局專利公報爲準。 ### 資料來源:智慧財產局 專案執行: A P I P A

(2)

3

定義並主除部分該事權股與該屆庫哥· 至學為出該多品矽曆為止:

绝行一第一單子植入步骤、在該結底上 形成一輕接賴設恆語:

在該事電腦與該阻壓壓側壁形成一間隊

去綠縣鐵出來之該多品的歷典該關極氣 化曆:亞縣獎出基底場止,其中期餘之 該多島的層與該阻障層以及該時間層區 成具領丁字型之一開極電極;以及 進行一第二親子植入步驟,在該開極電 短兩例之該基底中形成一源極/设恆

- 11.如申請導利範圍第10項所述之製造方法,其中較多品受腦之厚度的為300~1000A
- 12.如申請專利範圍第10 項所述之製造方 法,其中該專或權之厚度的無 200~ 500人


13:如申請專利範圍第 10 項所說之製造方 注,其中該專電腦具有促租值。

- 14. 如申請專利範囲第 13 項所述之製造方法。其中該專電腦之材質包括錄。
- 15.如中研專刊範圍第10項所述之製造方法。其中該租障層之村質包括氮化量。
 - 16.如申請專利範囲第 10 項所述之製造方法,其中該開除股之材質包括氧化矽、 二氧化矽與氮氧化矽其中之一。
- 10. 17.如申請專利範圍第 10 項所述之製造方法,其中該第一般予值人步驟與該第二 至了值人步驟恒人之難子具有相同的租 性,與數基底之類性則相反。

圖式開單說明:

15. 第一圖籍示官知一種金氧半電品歷的部面圖:以及

第二個 A 至第二個 F 始示依照本象明 一概建實施例的具有倒丁字型的兩個之製 為液程圖。



第一圖

中華民國專利公報資料庫 - 專利相關圖形檔

本資料僅供參考,所有資訊以經濟部智慧財產局專利公報爲準。 ### 資料來源:智慧財產局 專案執行: A P I P A

